arXiv · ML· Ikechukwu Uchendu, Swati Goel, Karly Hou, Ebrahim Songhori, Kuang-Huei Lee, Joe Wenjie Jiang, Vijay Janapa Reddi, Vincent Zhuang·· 9 小时前AI 评分31
VeoPlace 框架使用视觉语言模型（VLM）指导芯片宏单元布局优化，无需微调即可提升现有布线器性能。
See it to Place it: Evolving Macro Placements with Vision-Language Models
AI 导读
该框架通过进化搜索策略迭代优化 VLM 建议，在 10 个基准测试中的 9 个上使 ChiPFormer 的全局半周长线长（gHPWL）降低超过 32%，并在 8 个 Superblue 基准测试上使 DREAMPlace 性能提升最高达 4.4%。 此项研究展示了基础模型在解决复杂物理设计问题方面的潜力，为利用智能工具进行电子设计自动化开辟了新方向。
来源：arXiv · ML · arxiv.org